经验分享：JTAG频率与连接排查记录
项目背景
项目：DK-Video 平台，SoC + FPGA，仿真环境 ModelSim，目标在板上通过 JTAG 进行调试与烧写，频繁出现调试口断连、下载失败问题。
环境信息
- 板卡：DK 系列 v2.3（两块）
- 线缆：Type-C 转 JTAG（1m），替换过 3 根
- 供电：12V/8A，带宽电源监控
- JTAG 频率：3MHz/6MHz 试验
复现步骤
- 连接板卡，确认供电稳定（电流波动 < 0.2A）
- 在工具中设置 JTAG 频率为 6MHz
- 执行下载与断点调试，观察稳定性
命令与日志
set_clock -frequency 6MHz
probe_jtag --check
# 日志摘要
[WARN] JTAG unstable at 6MHz: retry 3/5
[INFO] Power rail ripple: 120mV尝试与结果
降低至 3MHz 后断连显著减少；换线、固定接口与接地后稳定性提升。热插拔会导致断连概率大幅上升，建议断电操作。
结论与建议
先保证物理链路与供电，适当降低频率；将接地与理线规范纳入装配流程。
开放问题
是否可以在 6MHz 保持稳定？是否需要在硬件端增加 RC 滤波或屏蔽？
