经验分享：ADDA引脚与FPGA约束实操

背景

ADDA 模块插接 40pin 接口，需要与 FPGA IO 做一一映射并校验采/数转换链路。

约束示例

NET ADC_IN0 LOC=PIN_1
NET ADC_IN1 LOC=PIN_2
NET DAC_OUT0 LOC=PIN_10

验证方法

1. 在约束生效后，使用 Debugger 抓取对应管脚波形
2. 做直通环路测试，确认采样与回放路径

结论

约束与物理接线保持一致是基础，优先验证最小闭环。