显示链路：DE窗口与像素数据对齐验证

真实场景

实验室只有一台旧显示器，借来做课程设计展示。发现有时图像错位，师兄建议把 DE/HSYNC/VSYNC 都加到观测里，一行一行核对。

方法

1. 先在最小分辨率跑通
2. 逐步提高像素时钟，观察对齐情况
3. 记录每次调参的波形与结论

fpga_debugger --signal de

结论

分段验证能节省机房时间，适合课程设计。